如果我们要用一个词来形容我们的未来，那就是“以数据为中心”。

如今，几乎每个行业的各个层面都出现了数据爆炸式增长。每一秒，我们的数字世界都会产生 4,000 TB 的数据，而且这个数量预计只会在未来增加。

机器学习和人工智能等数据丰富的应用程序是数据中心、5G 和自动驾驶汽车等广泛应用程序的关键数据推动因素。要运行这些应用程序，需要一个强大的处理器，其基础是基于 Si 的集成电路 (IC)。

几十年来，英特尔等 IC 供应商设计的芯片将所有功能都集成在同一芯片上，然而，随着业界看到摩尔定律的放缓（芯片密度不再每两年翻一番），单片 IC 的微缩成为越来越困难和昂贵。这将 IC 供应商推向“先进的半导体封装”。
什么是先进半导体封装？

一般来说，半导体封装是半导体器件制造和测试的最后两个步骤。以封装IC为例，在封装过程中，IC裸片被封装在带有电触点的支撑壳中。通过这种方式，外壳保护 IC 裸芯片免受物理伤害和腐蚀，并将 IC 连接到 PCB 板和其他设备。半导体封装已经存在了几十年——半导体封装的第一批量产出现在 70 年代初期。那么，什么是新的？

如前所述，由于摩尔定律的放缓和单片 IC 制造成本的显着增加，IC 供应商需要新的方法来设计处理器，以实现高性能，同时保持成本效益。一种称为“小芯片”的新设计是未来的主要趋势。

chiplets 背后的想法是将单片 IC“拆分”为多个功能块，将功能块重组为单独的 chiplet，然后在封装级别“重新组装”它们。理想情况下，基于小芯片设计的处理器应具有与单片 IC 相同或更高的性能，但总生产成本更低。封装方法，尤其是那些用于连接多个小芯片的封装方法，在小芯片设计中起着至关重要的作用，因为它们会影响整个系统的性能。这些封装技术，包括 2.5D IC、3D IC 和高密度扇出晶圆级封装，被归类为“先进半导体封装”。
先进封装技术至关重要

由于摩尔定律的放缓以及单片Si IC开发和制造成本的上升，先进的半导体封装技术至关重要。最初，元件是在 PCB 板级单独封装和集成的，但随着设备变得越来越小并且需要更高的处理能力，元件集成需要超越板级。封装级集成是第一个进步，其次是晶圆级集成，它提供至少高出十倍的连接密度、适合尺寸敏感应用的更小尺寸和卓越的性能。

晶圆级集成包括扇入、核心扇出、高密度扇出、2.5D IC 和 3D IC 封装技术。然而，只有那些凸点间距尺寸小于 100 µm 的技术才被认为是“先进”的半导体封装技术。这包括高密度扇出、2.5D IC 和 3D IC 封装技术。

从 2.5D 混合集成到完全 3D 垂直集成的转变对于未来以数据为中心的应用程序至关重要，在本文中，我们将重点关注这种转变。

从 2.5D 到 3D 转变的主要挑战是缩放凸点间距的大小。在 2.5D IC 封装中，凸点间距尺寸介于 25 µm 和 40 µm 之间，具体取决于中介层材料。然而，对于 3D 堆叠封装，凸点尺寸必须缩小到个位数 µm，甚至更小到 1 µm 以下。台积电报告称，堆叠 N7/N6 芯片的凸点间距为 9 µm，N5 芯片堆叠的凸点间距为 6 µm。对于 N3 芯片堆叠，预计这将进一步降低至 4.5 µm，并在未来几代 IC 中继续降低。堆叠两个具有小凸点间距尺寸的芯片是一项重大挑战，因为必须实现键合介电材料的高精度对准，尤其是在低温下。此外，必须适当控制 Cu 填充材料，以防止在键合过程中溢出。此外，对于具有小凸块尺寸的封装，热管理成为一个关键问题，这需要考虑能够实现更好的热传输和可能的液体冷却技术的封装设计。

先进封装的增长动力

IDTechEx 确定了先进半导体封装的四个主要应用领域：高性能计算 (HPC) 应用/数据中心、通信网络、自动驾驶汽车和消费电子产品。对数据处理不断增长的需求是这些应用领域增长的主要推动力。然而，每种应用都有特定的要求，需要不同的先进半导体封装技术。

对于 HPC 应用程序/数据中心，首要任务是提供卓越的数据处理能力，这使得使用 Si 中介层或 Si 桥接器的 2.5DIC 技术成为首选，尽管它们的成本较高。相比之下，智能手机或智能手表等消费电子产品注重小型化和成本，有机封装技术是首选。

在 5G 及以后的通信中，关键挑战是传输损耗。因此，采用先进的封装技术使天线更靠近 RF IC 芯片，从而最大限度地减少传输损耗。“封装天线 (AiP)”是目前 5G 毫米波最可行的选择，而“芯片/晶圆上天线 (AoP)”仍在紧锣密鼓地开发以降低成本。

对于未来的自动驾驶汽车，CPU 和其他组件（例如 HBM 和可靠的电力传输系统）的异构集成将为先进半导体封装和创新创造新的机会。

数据处理的扩展是所有这些应用程序的统一增长因素。然而，由于每个应用领域的要求不同，正在使用先进的半导体封装技术来满足特定需求。

来源：半导体芯闻